當今市場上的許多PWM控制器都有內部時脈，其中含有向電容充電到預設電壓，然後迅速放電的電路。然後該迴圈不斷重複。此過程提供了一個鋸齒形斜坡電壓，該電壓重複地設定一個用於控制功率場效應電晶體(FET)迴圈開關的頻率。
在電壓模式控制下，脈衝寬度比較器利用此斜坡電壓來設定脈衝的寬度。如果是電流模式控制，斜坡的一部分會添加到電流斜坡中以提高系統的穩定性。
一般來，電源開關在轉換器放電時(下降或關閉時間)關閉。透過控制下降時間，可以固定轉換器的最大佔空比。本文討論了“關閉時間”的可用選項。同時也解決了各種元件容差及其它電路參數對下降時間的影響。為了進行此討論，我們需要瞭解控制器IC的功能，所以選擇了UCC38C42。我們將對此理論分析的結果與多層印製板電路進行比較，以根據真實結果檢驗計算。
從此資料表中得知，放電電流通常為8.4mA。假定我們需要最大脈衝寬度為75%的以200kHz頻率的運行。由此，我們可計算出透過放電電晶體的總電荷。
QDC= I放電x (1-DMAX)/頻率
所得到的總電荷為：
QDC=10.5nC
現在，用此IC對電容充電的方法是一個Vref到IC的時間電容(Ct)針腳的電阻。這說明，在整個開關週期內，有電流從Vref流過Ct針腳。該電流為Ct針腳電壓與電阻Rt值的函數。
我們從規格表中瞭解Ct的電壓變化為1.9V。儘管它並不是完全線性的，但非常接近線性，由於Rt 的電壓只由源電壓的0.4充電，會在接地電壓處開始充電，並放電到接地電壓。
請看圖1，正向斜線代表電容的充電電壓。斜線下的區域代表在75%週期處電容器中積累的電荷。由於電壓直線地下降，此時透過電阻的電流與上升時間對應電壓相同。因此，在放電時間透過Rt的累積電流在充電時間達到Ct電荷的三分之一。
透過內部放電電晶體的總電荷既是放電開始時充電電容上的電荷，也是電容器放電時透過Rt的電流。總電荷等於電容上的峰值電荷加上額外的三分之一，在電容器放電時流經電阻，等於電容峰值電荷的一右三分之一。由於放電斜線也是一條直線，所以會有這種情況。實際上該電流非常類似於隨時間變化的充電電流。因此，由於充電電流出現四分之三的時間處，而放電電流出現在四分之一時間處，在放電時所積累的電荷將為充電時的三分之一。
因此，可以確定Ct的值，知道電容上的電壓變化為1.9V。在電壓為峰值時，電容上的電荷變化為(10.5nC x 3/4)即7.875nC。
這將電容值確定為(7.875nC/1.9V)，即4.145nF。既然確定了電容值，接下來就可以確定電阻值了。下面方程中的電壓源為5V ：
V = Vref – [Vref x e^(-t/RC)]
已知兩個電壓：V變化值為1.9伏特，Vref為5V，方程中的時間為3.75μs，可解出Rt。
Rt = t/{Ct x ln [Vref/(Vref-V)]}
結果得到Rt為1.893kΩ。然後該分析的結果在模擬器中進行測試。電容的電壓如圖2所示。
如圖2所示，兩條斜線非常接近直線。透過電阻的電流波形顯示了對稱而類似的結果。
陡峭的向上波形對應著電容的放電，而緩慢的電流下降對應著向電容充電。
接下來，要檢查容差的影響。在高、低分界點處都有少量的電壓波動。
較高的分界點電壓會導致較長的充電與放電時間。這會降低轉換器的開關頻率，但由於充電與放電的曲線形狀相同，最大佔空比仍在保持週期相同的比例處。
與之相似，由於Ct的電壓很快達到低壓分界點，較低的分界點電壓會提高頻率。
作為容差影響的結果，電容值的波動與分界點的波動所產生的影響相同。最大脈衝的寬度與總週期時間的比保持不變。從根本上來說，這是由於充電放電週期的線性特點決定的。
放電電流的波動影響改變了電容充電或放電時間比。如果放電電流低於典型值，放電時間會延長，但充電時間不變。這會造成兩種影響。第一是會降低頻率。第二，透過增大關閉時間與導通時間比，降了低可用的最大佔空比。
如果放電電流高於典型值，則會出現相反情況。如果電路根據一個預設的最大佔空比來運行，在放電電流達到最大時，要保證電路能在安全極限之內工作。對所用Rt 的容差也要注意這個問題。由於通常使用0.1%的電阻，這個數值與放電電流的波動相比通常較小。
在此IC中，放電電流的波動從7.2mA至9.5mA。如果電流為最大值，必須保證佔空比不得超過75%的限制。最壞的情況是放電電流為9.5mA。這會將Ct變為4.688nF，將Rt變為1.631kΩ。
當然，如果放電電流為另一極限值7.2mA，最大佔空比將小於理想值75%，頻率也會低於理想值200kHz。
可以計算在最小放電電流時的最大佔空比。由於電容的充電在3.75μs內完成，電容值為4.688nF，該電流等於充電週期內的平均電流Iavg。
Iavg = Qcap/ T充電
這也是在放電時間內透過電阻的平均電流。7.2mA的放電電流與透過電阻的平均電流(Iavg) 間的差異為電容器放電的可用平均電流。
利用方程5，可以計算電容器放電所需的時間。
T放電 = 1.9Vx Ct/(Iavg – 7.2mA)
解出這些方程解後，得出放電時間為1.846μs。這表明比較低放電電流的最大佔空比為67%，頻率降到178.7kHz。此電路利用下列結果進行類比：
然後，電路設計師必須根據規格確定Ct與Rt值的範圍是否在IC的工作範圍內。還要檢驗從178kHz到200kHz的頻率波動，即在同一應用中，最大佔空比從低頻率下的67%到200kHz頻率下的75%都可正常工作。
如果電路必須在200kHz 或更高的頻率下工作，必須在短於下降時間的時間內在接地電壓與Ct 電容間施加一個電壓脈衝。這會觸發IC放電電路，讓電容放電。在200kHz運行的最大佔空比與電路未觸發時的佔空比相同。如果電路以67%的佔空比在178kHz的頻率下自由運行，在同步時將以200kHz運行。但它還是有67%的最大佔空比。該斜坡波形的振幅減小了。
然後根據所測量的Ct為4.31nF，Rt為1.8kΩ來構建一個多層印製板電路。此計算可確定該電容的頻率應該為192kHz，該值即為測量值(圖6)。
佔空比會稍稍偏離總週期的77%。這可能是由測量誤差造成的。圖7測量了對應著向下斜線關閉時間。透過分析、模擬與實際的測量結果來看，這些參數有良好的關聯性。
參考資料
若要瞭解詳細資訊，請連結網站 www.ti.com/sc/device/UCC38C42。
作者簡介
John Bottrill是Texas Instruments的高級應用工程師。他在新罕布希爾州的曼徹斯特市提供客戶支援並在新IC發佈前進行評估。他擁有兩項專利，並撰寫了多篇類似主題的文章。
Click here for Illustration:
Figure 1, Figure 2, Figure 3, Figure 4
